PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-042138

(43) Date of publication of application: 28.02.1986

(51)Int.CI.

H01L 21/302

(21)Application number: 59-162935

(71)Applicant: HITACHI LTD

NIPPON TELEGR & TELEPH CORP

<NTT>

(22)Date of filing:

03.08.1984

(72)Inventor: NISHIZAWA HIROYUKI

KAWAJI MOTONORI WATANABE KUNIHIKO **KURODA SHIGEO**

TAKAKURA TOSHIHIKO


SAKAI TETSUSHI


(54) FORMATION OF PIN HOLES OF SEMICONDUCTOR DEVICE AND MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To easily form pin holes in the width of submicron by forming pin holes to the insulation film at the surface of semiconductor substrate utilizing film thickness of oxide film.

CONSTITUTION: An insulating underlayer film consisting of SiO2 film 2 and Si3N4 film 3 is formed at the surface of a silicon semiconductor substrate 1. In order to form pin holes at the underlayer film, a non-doped first polycrystalline silicon film 4, an oxidation proof nitride film 5 and a second polycrystalline silicon film 6 are sequentially formed by the CVD technique on such underlayer film. Next, the surface of silicon 6 is covered with an oxide film 6b and non-oxidized part 6a remains at the inside by oxidizing the patterned silicon film 6. Next, boron is introduced to the silicon film 4 and thereby the non-doped region 4a and doped region 4b are formed. Next, Si3N4 in the area other than the nonoxided region 6a is eliminated by the etching. Next, fine intervals 7a, 7b restricted by the edge of remaining





Si3N4 film 5, non-doped region 4a and doped region 4b are formed on the silicon film 4.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

①特許出願公開

⑫公開特許公報(A)

昭61-42138

@Int.Ci.4

識別記号

庁内整理番号

◎公開 昭和61年(1986)2月28日

H 01 L 21/302

J-8223-5F

審査請求 未請求 発明の数 2 (全 7頁)

9発明の名称 半導体装置における散細孔の形成方法および半導体装置の製造方法

②特 願 昭59-162935

❷出 願 昭59(1984)8月3日

砂発 明 者 西 沢 裕 幸 小平市上水本町1450番地 株式会社日立製作所デバイス開 発センタ内

⑦発 明 者 河 路 幹 規 小平市上水本町1450番地 株式会社日立製作所デバイス開 発センタ内

> 渡 辺 邦 彦 小平市上水本町1450番地 株式会社日立製作所デバイス開 発センタ内

⑪出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

⑪出 願 人 日本電信電話株式会社 東京都千代田区内幸町1丁目1番6号

砂代 理 人 弁理士 高橋 明夫 外1名

最終頁に続く

砂発 明 者

明報書

発明の名称 半導体装置における微細孔の形成 方法および半導体装置の製造方法

特許請求の範囲

- 1. 半導体基体の表面を被う絶縁膜に微細孔を形成する方法であって、次の各工程をとることを特徴とする半導体装置における微細孔の形成方法。
- (A) 前記絶轍腰の上に、不純物濃度整に応じた 選択エッチングが可能で前記絶縁膜のエッチング に対しマスクとなりうる第1の膜と、この第1の 膜のエッチングに対しマスクとなりうる耐酸化性 の堆積膜と、この堆積膜のエッチングに対しマス クとなりうる酸化性の第2の膜とを順次形成し、 前記第2の膜をパターニングする工程。
- (B)(A)工程後、パターニングされた前記第2の膜の袋面を酸化してその露出面を酸化膜で被い、ついでこの酸化膜をマスクとして、前記第1の膜に不動物を導入する工程。
- (C)(B)工程後、第2の膜を被う前記酸化膜を 除去し、これにより露出する前記第2の膜の非酸

化部分をマスクとして、前記堆積膜をエッチング する工程。

- (D)(C)工程後、残存する前記地積膜をマスクとしかつ不純物濃度差によるエッチングレートのちがいを利用して、前記第1の膜のノンドープ部分を選択的に除去し、前記第1の膜に、前記酸化膜の膜厚に対応する幅の微細な間隙を形成する工程。
- (E)(D)工程後、前配第1の膜の微糊な間額を利用して前記絶縁膜に微細孔を形成する工程。
- 2. 第2の膜を被う前記酸化膜の厚さはサブミクロンオーダである特許請求の範囲第1項に記載の 徴観孔の形成方法。
- 3. 前記半導体基体はシリコン、前記絶縁膜はシリコン酸化膜およびシリコンナイトライド膜からなり、そして前記第1 および第2の膜は多結晶シリコン、前記堆積膜はシリコンナイトライドからなる特許請求の範囲第1項あるいは第2項に記載の機綱孔の形成方法。
- 4.前記第2の膜である多結晶シリコンがN型不

特開昭61-42138(2)

純物を含有している特許競求の範囲第3項に記載 の機綱孔の形成方法。

5. 次の各工程からなることを特徴とする半導体 装置の製造方法。

(A) 半導体基体の表面を被う絶縁膜の上に、ノンドープの第1の多結晶シリコン膜、このシリコン膜のエッチングに対しマスクとなりうる耐酸化性の堆積膜、および第2の多結晶シリコン膜を順次形成し、前記第2の多結晶シリコン膜がベースおよびエミッタを形成すべき部分に残存するように、前記第2の多結晶シリコン膜をパターニングする工典。

(B)(A)工程後、パターニングされた前記第2 の多結品シリコン膜の表面を酸化してその露出面 を酸化膜で被い、ついで、この酸化膜をマスクと して、前記第1の多結品シリコン膜に不純物を導

(C) (B)工程後、第2の多結晶シリコン膜を被 う前記酸化膜を除去し、これにより露出する前記 第2の多結晶シリコン膜の非酸化部分をマスクと して、前記堆積膜をエッチングする工程。

(D)(C)工程後、残存する的記堆積膜をマスクとしかつ不純物濃度整によるエッチングレートのちがいを利用して、前記第1の多結品シリコン膜のノンドープ部分を選択的に除去し、この第1の多結品シリコン膜に前記酸化膜の膜厚に対応する幅の微調な間隙を形成し、残存する第2の多結品シリコン膜および堆積膜を除去する工程。

(E)(D)工程後、微器な間隙が形成された第1の多結品シリコン膜をマスクとして前記絶縁膜に微糊なベースの関ロを形成し、第1の多結品シリコン膜のうちの残存するノンドープ部分を除去する工程。

(F)(E)工程後、第1の多結品シリコン膜を含む半導体基体上にノンドープもしくは第1の多結品シリコン膜より低い不純物濃度を有する第3の多結品シリコン膜を新たに形成し、ついでアニールすることによって、この第3の多結品シリコン膜に対して不純物を拡散しベース引出し用電極を形成すると共に、前記ベースの関ロを通して半道

体基体表面にグラフトペース領域を形成する工程。 (G)(P)工程の後、不純物濃度差によるエッチングレートのちがいを利用して、前記第3の多結晶シリコン膜のうちエミッタを形成すべき部分を選択的に除去する工程。

(H)(G)工程後、残存する第3の多結晶シリコン膜の表面に酸化膜を形成し、この酸化膜をマスクとして半導体基体表面の前記絶縁膜を選択的に除去してエミッタの関ロを形成した後、この関ロを通して半導体基体表面に不範物を導入することによって真性ペースおよびエミッタの各領域を形成する工程。

発明の詳細な説明

[技術分野]

この発明は、一般に半導体装置の製造技術に関し、特に、半導体装置においてサブミクロンオーダの概をもつ微和孔を形成する方法、およびそれを利用した半導体装置の製造方法に関する。

[背景技術]

半導体製造技術としてのホトリングラフィにお

いては、ホトレジストパターンに±0.5μm程度の寸法パラツキが生ずるため、たとえばペースやエミッタの関口寸法を1μm以下に設定することは困難であった。このような微細孔形成の寸法限界は粛子寸法の小型化の限界となって現われ、集積度の向上の妨げとなっていた。

[発明の目的]

この発明の目的は、サブミクロンオーダの幅を もつ微調孔を制御性良く形成することが可能な微 糊孔の形成方法を提供することにある。

また、この発明の別の目的は、集積度をより向 上させることが可能な製造技術を提供することに なる。

この発明の前記ならびにその他の目的と新規な特徴は、この明報書の記述および添付図面から明らかになるであろう。

[発明の概要]

ここに関示される発明のうち代表的なものの概 要を簡単に説明すれば、下記のとおりである。

すなわち、微和孔を形成すべき絶縁膜上に、ノ

持開昭61-42138(3)

ンドープの第1の多結晶シリコン膜とシリコンナイトライド膜などの堆積膜と第2の多結晶シリコン膜とを順次形成し、的記第2の多結晶シリコン膜をパターニングした後、その表面を酸化することによって、内部に非酸化の第2の多結晶シリコンを残した状態で酸化膜を形成し、この酸化膜の膜厚に対応する個の微細な間隙を前記第1の多結晶シリコン膜に形成して、前記絶線膜に微細孔を形成する。

[实施例]

第1図〜第4図はこの発明の一実施例を示す工程所面図で、シリコン半導体基体1の表面を被う下地膜であるシリコン酸化膜(SiO_2) 2 およびシリコンナイトライド膜(Si_3N_4) 3 に微細孔を形成する工程を示す。

(第1図を参照して)

シリコン半導体基体 1 は、 図示されていないが、 P型シリコン基板の表面に N * 型の塊込み層を有 し、その上に N * 型のエピタキシャル層を有する 公知のものである。このような基体 1 の表面に、 SiOz 膜 2 および Si, N。膜 3 からなる絶縁 性の下地膜が形成されている。

このような下地膜に微細孔を形成するために. この下地膜の上にノンドープの第1の多結晶シリ コン膜4と耐酸化性のシリコンナイトライド膜 (Sia Na)5と第2の多結晶シリコン膜6とを 化学的氧相成長技術(CVD技術)により順次形成 する。第1の多結晶シリコン膜4は下地膜のエッ チングに対するマスクとなるもので、その厚さは、 不輔物の選択的導入の際のまわり込み最を少なく するという叙点から厚すぎないことが望ましく、 本例では第2の多結晶シリコン膜6と同等もしく はそれより幾分稼く形成される。SiョN。膜5 は、第1の多結晶シリコン膜4のエッチングに対 するマスクとなると共に、第2の多結晶シリコン 膜6の酸化工程で酸化が第1の多結晶シリコン膜 4に及ぶのを防止する。第2の多結晶シリコン膜 6はノンドープもしくはN型不純物を含有してお り、その膜厚は、酸化工程での酸化およびSiз N 4 膜5のエッチングに対するマスクとなること

などを考慮して定められ、本例では300nmである。

このような3層のマスク層を形成した後、最上層の第2の多結晶シリコン膜6をパターニングして、たとえばパイポーラ型の半導体装置であればペースおよびエミッタを形成すべき部分上に、第2の多結晶シリコン膜6を飛存させる。第2の多結晶シリコン膜6のパターニングを用いる。第1回はそのパターニングを終えた後の状態を示している。残される第2の多結晶シリコン膜6の幅は、たとえば1μmを変近くにすることが可能である。(第2のを参照して)

次に、パターニングされた第2の多結晶シリコン酸のを酸化する。この場合、Si。N。膜5が酸化に対するマスクとして機能することは勿論である。こうした酸化によって、第2の多結晶シリコン6は、投面が酸化膜6bで被われ内部に非酸化部分6caが残る。非酸化部分6caはその下のSi。N。膜5のエッチングの際のマスクとなる

もので、その厚さは本例では150 n m 程度であ る。酸化膜6bは、その膜厚が下地膜に形成され る機和孔の幅を決定すると共に、第1の多結品シ リコン膜4に対する不純物導入の際のマスクとな る。微補孔の幅を決定する酸化膜6bの膜厚は、 酸化処理の制御性で決まるので、ホトリングラフ ィの場合と比較しても一桁以上の高い特度で制御 することができる。したがって、たとえばサイド エッチングを利用して微細孔を形成する場合に比 べて制御性良くしかも高精度にコントロールする ことができる。本例では、酸化膜6bの膜厚は 300nmであり、したがって幅0、3 μmの敬 細孔が形成されることになる。 なお、第2の多結 品シリコン膜6KN型不動物をドープしている場 合には、酸化速度を上げることができるので、製 遊効率の向上を期待することができる。

第2の多結品シリコン酸6を酸化した後、酸化 版6 b をマスクとして、イオン打込み技術により P型不純物であるポロンを第1の多結品シリコン 酸4に導入する。これにより、第2の多結品シリ

特別昭61- 42138(4)

コン膜6の直下にノンドープ部分4aが、他の部分にドープ部分4bが、それぞれ形成される。 (第3図を参照して)

次に、第2の多結晶シリコン膜 G の表面酸化により形成された酸化膜 G D をエッチング除去し、この結果常出する非酸化部分 G a をマスクとして、たとえば異方性の反応性イオンエッチングを用いてSi3 N。膜 S をエッチングし、非酸化部分Ga以外のSi3 N。除去する。

(第4図を参照して)

次に、残存するSi 3 N 4 膜 5 をマスクとしか 7 不純物濃度差によるエッチングレートのちがい を利用して、第1 の多結晶シリコン膜 4に、残存するSi 3 N 4 膜 5 のエッジとノンドープ部分 4 ロ・ドープ部分 4 ロの境界とで規制される微調 7 ロップに 2 別性の高いドライエッチングかつエット 2 の多結晶シリコン膜 6 の非酸化の下の 2 の多結晶シリコン膜 6 の非酸化の 5 日のを除去する。ついで、非酸化部分 6 日のを除去する。

のSin Na 膜5を取り除き、第1の多結晶シリコン関4の残存するノンドープ部分4点を露出させる。このようにして第1の多結晶シリコン4に形成された機桶な間隙7点、7 bは、第2の多結晶シリコン膜6の袋面酸化により形成された酸化膜6 bの膜厚に対応する幅を有し、本例では0.3μmとなる。

成される.

次に、第5図~第7図を用いて半導体装置への 具体的な実施例について説明する。第5図~第7 図はバイポーラ型半導体装置の製造工程所面図を 示す。

この実施例では、パターニングされた第2の多結品シリコン膜の酸化による酸化膜の解内にベースとエミッタの関口が形成されるもので、ベースーエミッタ間隔を小さくすることができ、素子寸法のより小型化およびベース抵抗の低減ならびに寄生容量の低減を図ることができ、高集積度かつ高速な半導体装置を製造することができる。

(第5図を参照して)

シリコン半導体基体1は、前述したように、P型シリコン基板101の数面にN*型の埋込み層102を有し、その上にN"型のエピタキシャル層103を有している。エピタキシャル層103は、素子分離用の厚い酸化胰201で素子形成領域毎に分離されており、その表面に違い酸化胰(SiO2)2を有している。

まず、厚い酸化限201で分離されている素子 形成領域のうちのコレクタ取出し部にリンをイオン打込みしてN・型のコレクタ引上げ部104を 形成した後、CVD法によって全表面にSi。N ・ 映3を形成し、ついで、第1回〜第4回の工程 にしたがって、ベースおよびエミッタを形成すべ き 新子形成領域に微穏なベースの開口8mおよび 8 bを形成する。

(郊6図を参照して)

次に、第1の多結品シリコン酸4のドープ部分 4 D を 連択的にエッチングしてその周辺の不要 5 分を 腕去した 後、全 表面にノンドープのもし が 3 の多結品シリコン膜 9 を C V D 法により が 3 の多結品シリコン膜 9 を C V D 法により が 3 の多結品シリコン膜 1 の多結品シリコン膜 2 で 2 たいては、マスクの一 焔が分 離 酸 化 膜 2 で 1 上に 位 置する と で まる・ 第 3 の 8 結品 シリコン 膜 9 を 形成した 後、 無 処理 (アニール) を す コン 膜 9 を 形成し の 8 結 品 シリコン 膜 4 の ドープ に と に よ り、 第 1 の 8 結 品 シリコン 膜 4 の ドープ

特開昭61- 42138(5)

次に、第1の多結晶シリコン膜 4のドープ部分 9 4 b と 第3の多結晶シリコン膜 9のドープ部分 9 a とによって形成されるベース電極取出し部分 1 1 の表面に酸化腺 1 2を形成し、この酸化膜 1 2をマスクとして、下地膜である 5 i 3 N 4 膜 3とその下の 5 i O 2 膜 2を選択的に除去して、エミッタの関口 1 3とコレクタのコンタクト穴 1 4を

形成する。酸化膜12は基体表面のSi〇₂ 膜2 に比べて十分厚く、基体表面のSiО₂ 膜2が完全に除去されても絶縁上十分な厚さが確保できるようになっている。

このようにして形成されたエミックの関ロ 1 3 術の部分に、CVD 放出が水トリリコン酸 1 5 を 地域 2 がよってが成する。ついで、この多結品リリコが 2 を でいたが、カース 1 6 、 おいば 2 を でいたが、カース 2 の 2 を でいたが、 2 の 3 でいかが、 2 の

[效 果]

(1)酸化膜の膜厚を利用して半導体基体設面 の絶縁膜に横綱孔を形成するようにしたので、サ

ブミクロンたとえば 0 . 5 μm 以下の幅をもつ徴 組孔を容易に形成することができ、しかも、酸化 膜厚が高槽度に制御できることから再現性良く徴 組孔を形成することができる。

- (2)酸化の高帮度の制御性から、微細孔の個 を簡単にコントロールすることができる。
- (3)酸化の原の体積増大を考慮しても、1.5~2.0µm程度の報内にベースおよびエミッタのコンタクト穴を形成することが可能であり、したがって素子形成領域を小さくすることができ、ベース抵抗および寄生容量も低減され、半導体装置の集積度の向上ならびに高速化を図ることができ、る。

以上この発明者によってなされた発明を実施例に基づき具体的に説明したが、この発明は上記突 施例に限定されるものではなく、その要旨を逸脱 しない範囲で様々変更可能であることはいうまで もない。たとえば、この発明をMOS型の半導体 装置の製造に適用することによって、サブミクロ ンオーダのソース、ドレインの関ロを形成するこ とができる。

図面の簡単な説明

第1図~第4図はこの発明の一変施例を示す工 程断面図、

第5図~第7図はこの発明の半導体装置への具体的な実施例を示す工程断面図である。


1 ··· 半導体基体、 2 ··· S i O 2 膜 (絶縁 襞)、 3 ··· S i 3 N 4 膜 (絶縁 膜)、 4 ··· 第 1 の 多 結 品 シリコン膜 (第 1 の 膜)、 4 a ··· ノンドーブ部分、 4 b ··· ドープ部分、 5 ··· S i 3 N 4 膜 (堆 積 膜)、 6 ··· 第 2 の 多 結 晶 シリコン膜 (第 2 の 膜)、 6 a ··· 非 敵 化 部 分、 6 b ··· 散 化 膜、 7 a , 7 b ··· 微 報 な 間 嫁、 8 a , 8 b ··· 微 相 孔、 9 ··· 第 3 の 多 結 晶 シリコン膜、 9 a ··· ドープ部 分、 9 b ··· ノンドープ 部 分、 1 O a , 1 O b ···


グラフトペース領域、13···エミッタ閉口、 16···真性ペース領域、17···エミッタ領域。

代理人 弁理士 髙 橋 明 夫


-215-


特開昭61- 42138(6)







第 2 図










第 7 网



特開昭61- 42138(7)

第1頁	「の私	充き					
⑦発	眀	者	黒	Ħ	重	雄	小平市上水本町1450番地 株式会社日立製作所デバイス開 発センタ内
@発	明	者	髙	倉	俊	彦	小平市上水本町1450番地 株式会社日立製作所デバイス開 発センタ内
砂発	明	者	酒	井	徹	志	厚木市小野1839番地 日本電信電話公社厚木電気通信研究 所内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:	,
BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
A FADED TEXT OR DRAWING	
BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
LINES OR MARKS ON ORIGINAL DOCUMENT	
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
OTHER:	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.